

16 位 8/4 通道伪差分输入 250 kSPS SAR ADC

产品特性

- 单端或伪差分输入 16 位，无失码
- 吞吐率：250 kSPS
- INL：± 1 LSB 典型值
- DNL：± 0.75 LSB 典型值
- 动态范围：92.5 dB
- 信噪比 (SNR)：92 dB 典型值
- 谐波失真 (THD)：-103 dB 典型值
- 单端或伪差分输入范围：0 V ~ V_{REF}
- 双极性伪差分输入范围：± $V_{REF}/2$ 。
- 触发后无延迟响应
- 单电源供电：2.3 V - 5 V
- 逻辑电平支持：1.8 V / 2.5 V / 3 V / 5 V
- 封装：QFN-20
- 工业温度范围：-40 °C 至 +85 °C

应用

- 继电保护
- 精密数据采集
- 自动化测试
- 电池测试
- 光通信

产品简介

ZJC2103/5-16 是一款 8/4 通道 16 位逐次逼近型模数转换器 (SAR ADC)，具备单通道连续 250 kSPS 吞吐率，封装小，易于使用。

ZJC2103/5-16 具有多通道输入，是低功耗数据采集系统，包括：16 位无失码 SAR ADC；将输入配置为单端输入、单极性或双极性伪差分输入的多路复用器；内部低漂移基准源 (可选择 2.5 V 或 4.096 V) 和缓冲驱动器；温度传感器；以及多通道依次连续采样的序列器。

ZJC2103/5-16 使用 SPI 接口实现寄存器的配置和转换数据的读取。功耗与吞吐速率成正比。它采用 20 引脚 QFN / LFCSP 封装，工作温度范围为 -40 °C 至 +85 °C。

8/4 通道伪差分输入高速 SAR ADC 系列如下：

封装类型	型号	封装
18-bit 200 kSPS 8 通道伪差分	ZJC2103-18	QFN-20
18-bit 200 kSPS 4 通道伪差分	ZJC2105-18	
16-bit 250 kSPS 8 通道伪差分	ZJC2103-16	
16-bit 250 kSPS 4 通道伪差分	ZJC2105-16	
14-bit 300 kSPS 8 通道伪差分	ZJC2103-14	
18-bit 400 kSPS 4 通道全差分	ZJC2100-18	
18-bit 400 kSPS 8 通道伪差分	ZJC2102-18	
18-bit 400 kSPS 4 通道伪差分	ZJC2104-18	
16-bit 500 kSPS 4 通道全差分	ZJC2100-16	
16-bit 500 kSPS 8 通道伪差分	ZJC2102-16	
16-bit 500 kSPS 4 通道伪差分	ZJC2104-16	
14-bit 600 kSPS 8 通道伪差分	ZJC2102-14	

功能框图




图 1. 应用案例

典型特性




图 2. 交流特性

目录

产品特性	1	模拟输入配置	18
应用	1	内部基准电压源/温度传感器	18
产品简介	1	外部基准电压源和内部缓冲器	19
功能框图	1	外部基准电压源	19
典型特性	1	数字接口	21
版本修订记录（预发布版 A）	2	转换期间读取/写入	21
引脚配置与功能	4	转换后读取/写入	21
绝对最大额定值	6	采集转换全程读取/写入	21
热阻	6	配置寄存器 CFG	21
技术规格	7	无繁忙指示的通用时序	23
时序指标	10	带繁忙指示的通用时序	24
时序指标	11	通道序列器	24
工作原理	13	无繁忙指示的转换后读取/写入(RAC)	25
电路结构	13	带繁忙指示的转换后读取/写入(RAC)	26
转换器操作	13	布局布线	28
传递函数	14	封装外形尺寸	29
典型连接图	16	采购信息	30
转单端驱动器	16	相关器件	30

版本修订记录（预发布版 A）¹

¹ 本文中由上海治精微电子有限公司提供的信息是准确和可靠的。但是，上海治精微电子有限公司对其使用不承担任何责任，也不对任何使用它可能导致侵犯第三方专利或其他权利的情况承担任何责任。规格如有更改，恕不另行通知。本文中的商标和注册商标是其各自所有者的财产。对本文中任何专利或专利权，上海治精微电子有限公司均未通过暗示或其他方式授予许可。

2023 年 03 月——预发布版 A

预发布版

引脚配置与功能




图 3. ZJC2103-16 管脚配置图




图 4. ZJC2105-16 管脚配置图

注释：裸露焊盘无内部连接。为更好的焊接可靠性，推荐将此焊盘接地。

引脚名称		引脚 编号	引脚类别	功能描述
ZJC2103-16	ZJC2105-16			
VDD	VDD	1, 20	电源	电源管脚。VDD 范围为 2.3 V 至 5.5 V。建议通过至少 0.1 μ F 陶瓷电容将 VDD 旁路至 GND。 使用内部基准源提供 2.5 V 输出时，最小值应为 3.0 V。 使用内部基准源提供 4.096 V 输出时，最小值应为 4.6 V。
REF	REF	2	模拟输入或输出	ADC 基准电压输入/缓冲输出。使能内部基准源时，此引脚产生一个 2.5 V 或 4.096 V 可选的基准电压输出。禁用内部基准源并使能缓冲器时，REF 产生 REFIN 引脚(最大值 VDD - 0.5 V) 上外部输入基准电压的一个缓冲驱动电压。 此引脚必须通过与之尽量靠近的 10 μ F 左右 X7R/X5R 陶瓷电容去耦至 GND 引脚。参见”基准电压输出/输入”部分。
REFIN	REFIN	3	模拟输入或输出	内部基准电压输出/基准电压缓冲输入。 使用内部基准源时，内部存在无缓冲基准电压，并需要通过一个 0.1 μ F 电容去耦。使能内部基准电压缓冲器时，施加一个 0.5 V 至 (VDD - 0.5 V) 的基准源，经过缓冲后提供给 REF 引脚。参见”基准电压输出/输入”部分。
GND	GND	4, 5	地	电源地。
IN4	NC	6	模拟输入/不连接	ZJC2103-16: 模拟输入通道 4。 ZJC2104-16: 不连接。
IN5	IN2	7	模拟输入	ZJC2103-16: 模拟输入通道 5。 ZJC2105-16: 模拟输入通道 2。

引脚名称		引脚 编号	引脚类别	功能描述
ZJC2103-16	ZJC2105-16			
IN6	NC	8	模拟输入/不连接	ZJC2103-16: 模拟输入通道 6。 ZJC2105-16: 不连接。
IN7	IN3	9	模拟输入	ZJC2103-1: 模拟输入通道 7。 ZJC2105-16: 模拟输入通道 3。
COM	COM	10	模拟输入	共模电压输入。所有输入通道 (IN[7:0]) 都可以参考一个 0 V 或 $V_{REF}/2$ 的共模点。
CNV	CNV	11	数字输入	转换输入。在上升沿, CNV 启动转换。转换期间, 如果 CNV 保持低电平, 则繁忙指示器使能。
DIN	DIN	12	数字输入	串行数据输出。此输入用于写入 14 位 (DB[13:0]: 16 位字的高 14 位) 配置寄存器。可以在转换期间和转换后写入配置寄存器。
SCK	SCK	13	数字输入	串行数据时钟输入。此输入用于以 MSB 优先方式在 SDO 上输出数据以及在 DIN 上输入数据提供时钟。
SDO	SDO	14	数字输出	串行数据输出。转换码值数据通过此引脚输出, 与 SCK 同步。单极性模式下, 转换结果为直接二进制; 伪双极性模式下, 转换结果为二进制补码。
VIO	VIO	15	数字接口电源	输入/输出接口数字电源。此引脚的标称电源与控制器接口电源相同 (1.8 V、2.5 V、3.3 V 或 5.0 V)。
IN0	IN0	16	模拟输入	ZJC2103-16: 模拟输入通道 0。 ZJC2105-16: 模拟输入通道 0。
IN1	NC	17	模拟输入/不连接	ZJC2103-16: 模拟输入通道 1。 ZJC2105-16: 不连接。
IN2	IN1	18	模拟输入	ZJC2103-16: 模拟输入通道 2。 ZJC2105-16: 模拟输入通道 1。
IN3	NC	19	模拟输入/不连接	ZJC2103-16: 模拟输入通道 3。 ZJC2105-16: 不连接。
EPAD	EPAD			裸露焊盘。推荐焊接到地。

绝对最大额定值¹

热阻

参数	额定值	封装类型	θ_{JA}	θ_{JC}	单位
VDD、REF、VIO 至 GND	- 0.3 V ~ 6 V	QFN-20	TBD	TBD	°C/W
REF、VIO 至 VDD	- 6 V ~ VDD + 0.3 V				
模拟输入范围 (IN+、IN- 至 GND)	- 0.3 V ~ VDD + 0.3 V				
数字输入至 GND	-0.3 V ~ VIO + 0.3 V				
数字输出至 GND	- 0.3 V ~ VIO + 0.3 V				
存储温度范围	- 65 °C 至 150 °C				
结温范围	至 150°C				
引脚温度 (焊接, 10 秒)	300 °C				
最大回流焊接温度 ²	260 °C				
静电放电 (ESD)					
人体模型 (HBM) ³	TBD				
充电器件模型 (CDM) ⁴	TBD				

¹ 注意, 等于或超出上述绝对最大额定值可能会导致产品永久性损坏。这只是额定最值, 不表示在这些条件下或者在任何其它超出本技术规范操作章节中所示规格的条件下, 器件能够正常工作。长期在超出最大额定值条件下工作会影响产品的可靠性。

² 符合 IPC / JEDEC J-STD-020 标准

³ 符合 ANSI / ESDA / JEDEC JS-001 标准

⁴ 符合 ANSI / ESDA / JEDEC JS-002 标准

技术规格

“●”表示额定全工作温度范围下的规格，除非另有说明，其他规格的适用条件为 $V_{DD} = 4.5\text{ V} \sim 5.5\text{ V}$ ， $V_{REF} = V_{DD}$ ， $V_{IO} = 1.8\text{ V} \sim V_{DD}$ ， $T_A = 25\text{ }^{\circ}\text{C}$ 。

参数	符号	测试条件		最小值	典型值	最大值	单位
分辨率				16			Bits
输入特性							
电压范围		单端或伪差分模式	●	0		V_{REF}	V
		双极性伪差分模式	●	$-V_{REF}/2$		$+V_{REF}/2$	
绝对输入电压		正输入对 GND	●	-0.1		$V_{REF} + 0.1$	V
		负或 COM 输入，单极性伪差分	●	-0.1		+0.1	V
		负或 COM 输入，双极性伪差分	●	$V_{REF}/2 - 0.1$		$V_{REF}/2 + 0.1$	V
共模抑制比	CMRR	$f_{IN} = 150\text{ kHz}$			57		dB
漏电流					1		nA
输入阻抗 ¹		采集阶段					
吞吐量							
全带宽		$V_{DD} = 4.5\text{ V to }5.5\text{ V}$	●	0		250	kSPS
		$V_{DD} = 2.3\text{ V to }4.5\text{ V}$	●	0		200	
1/4 带宽		$V_{DD} = 4.5\text{ V to }5.5\text{ V}$	●	0		62.5	
		$V_{DD} = 2.3\text{ V to }4.5\text{ V}$	●	0		50	
瞬态响应		满量程阶跃，全带宽	●			2.4	μs
直流准确度							
无失码			●	16			bits
积分非线性误差	INL		●	-2	± 1.25	+2	LSB ²
差分非线性误差	DNL		●	-0.99	± 0.75	+1.5	LSB
过渡噪声		REF = VDD = 5 V			0.5		LSB
增益误差	GE		●	-20	± 2	± 20	LSB
增益误差匹配							LSB
增益误差温漂					± 0.3		ppm/ $^{\circ}\text{C}$
零输入误差	ZE		●	-5	± 2	+5	LSB
零输入误差匹配							LSB

¹ 见模拟输入部分。

² LSB 表示最低有效位。5 V 输入范围时，1 LSB = 76.3 μV 。

参数	符号	测试条件	最小值	典型值	最大值	单位
零输入误差温漂				± 0.3		ppm/°C
电源灵敏度		VDD = 5 V $\pm$ 5 %		± 1		LSB

交流准确度

动态范围	DR	V _{REF} = 5 V	●	91.5	92.5		dB ¹
信噪比	SNR	f _{IN} = 1kHz, V _{REF} = 5 V	●	90	92		dB
		f _{IN} = 1kHz, V _{REF} = 4.096 V, 内部基准源	●				
		f _{IN} = 1kHz, V _{REF} = 2.5 V, 内部基准源	●				
信纳比	SINAD	f _{IN} = 1kHz, V _{REF} = 5 V	●	89.8	91.7		dB
		f _{IN} = 1kHz, V _{REF} = 4.096 V, 内部基准源	●				
		f _{IN} = 1kHz, V _{REF} = 2.5 V, 内部基准源	●				
无杂散动态范围	SFDR	f _{IN} = 1kHz, V _{REF} = 5 V			103		dB
总谐波失真	THD	f _{IN} = 1kHz, V _{REF} = 5 V			-103		dB
通道间串扰		f _{IN} = 1kHz, V _{REF} = 5 V					dB

外部基准电压输入

电压范围		REF 输入	●	0.5		VDD + 0.3	V
		REFIN 输入 (缓冲使能)	●	0.5		VDD - 0.5	
负载电流		正弦波输入, 250 kSPS, V _{REF} = 5 V			85		μA

内部基准电压输出

REF 输出电压		4.096 V, @ 25 °C	●	4.086	4.096	4.106	V
		2.5 V, @ 25 °C	●	2.49	2.50	2.51	
REFIN 输出电压		REF = 4.096 V, @ 25 °C			2.3		V
		REF = 2.5 V, @ 25 °C			1.2		
REF 输出电流					TBD		μA
温度漂移					TBD		ppm/°C
线性调整率		VDD = 5 V $\pm$ 5 %					ppm/V
长期漂移		1000 小时					ppm
开启建立时间		C _{REF} = 10 μF					ms

采集动态

-3dB 输入带宽		VDD = 5 V, 全带宽			1.7		MHz
-----------	--	----------------	--	--	-----	--	-----

¹ 除非另有说明, 所有用分贝 (dB) 表示的规格均参考满量程输入 FSR, 并用低于满量程 0.5 dB 的输入信号进行测试。

		VDD = 5 V, 1/4 带宽			0.4		
孔径延时		VDD = 5 V			3		ns

数字输入

逻辑电平	V _{IL}		•	- 0.3		0.3 x VIO	V
	V _{IH}		•	0.7 x VIO		VIO + 0.3	
输入电流	I _{IL}		•	- 1		+ 1	μA
	I _{IH}		•	- 1		+ 1	

数字输出

数据格式		单极性模式		串行 16 位, 直接 2 进制		
		伪双极性模式		串行 16 位二进制补码		
逻辑低电压	V _{OL}	I _{OUT} = + 500 μA	•		0.4	V
逻辑高电压	V _{OH}	I _{OUT} = - 500 μA	•	VIO - 0.3		V

电源

VDD		指定性能		4.5	5.5	V
VDD		工作范围		2.3	5.5	V
VIO		指定性能		1.8	VDD + 0.3	V
待机电流 ^{4,5}		VDD 和 VIO = 5 V, 25 °C		2	50	nA
电源功耗		VDD=5 V, 1 kSPS	•		TBD	μW
		VDD=5 V, 100 kSPS	•		TBD	mW
		VDD=5 V, 500 kSPS	•		TBD	mW
		VDD=5 V, 500 kSPS, 内部基准源	•		TBD	mW

温度范围

额定性能		T _{MIN} to T _{MAX}		- 40	+ 85	°C
------	--	--------------------------------------	--	------	------	----

⁴ 根据需要, 所有数字输入强制接 VIO 或 GND。

⁵ 在采集阶段。

时序指标

“●”表示额定全工作温度范围下的规格，除非另有说明，其他规格的适用条件为 $VDD = 4.5\text{ V} \sim 5.5\text{ V}$ ， $VIO = 1.8\text{ V} \sim VDD$ ， $T_A = -40\text{ }^{\circ}\text{C}$ 至 $+85\text{ }^{\circ}\text{C}$ 。

参数	符号		最小值	典型值	最大值	单位
转换时间：CNV 上升沿至数据可用	t_{CONV}	●			1.6	μs
采集时间	t_{ACQ}	●	2.4			μs
转换间隔时间	t_{CYC}	●	4.0			μs
转换期间数据写入/读取	t_{DATA}	●			1.2	μs
CNV 脉冲宽度	t_{CNVH}	●	10			ns
SCK 周期	t_{SCK}	●	$t_{DSO} + 2$			ns
SCK 低电平时间	t_{SCKL}	●	11			ns
SCK 高电平时间	t_{SCKH}	●	11			ns
SCK 下降沿至数据仍然有效	t_{HSDO}	●	4			ns
SCK 下降沿至数据有效延迟时间	t_{DSO}					
VIO 高于 2.7 V		●			17	ns
VIO 高于 2.3 V		●			18	ns
VIO 高于 1.8 V		●			21	ns
CNV 低电平至 SDO D15 MSB 有效	t_{EN}					
VIO 高于 2.7 V		●			22	ns
VIO 高于 2.3 V		●			25	ns
VIO 高于 1.8 V		●			28	ns
CNV 高电平或最后一个 SCK 下降沿至 SDO 高阻态	t_{DIS}				25	ns
CNV 低电平至 SCK 上升沿	t_{CLCLK}	●	10			ns
最后一个 SCLK 下降沿到 CNV 上升沿延迟	t_{QUIET}	●	40			ns
SCK 上升沿至 DIN 有效设置时间	t_{SDIN}	●	5			ns
SCK 上升沿至 DIN 有效保持时间	t_{HDIN}	●	5			ns

时序指标

“●”表示额定全工作温度范围下的规格，除非另有说明，其他规格的适用条件为 $VDD = 2.3\text{ V} \sim 4.5\text{ V}$ ， $VIO = 1.8\text{ V} \sim VDD$ ， $T_A = -40\text{ }^{\circ}\text{C}$ 至 $+85\text{ }^{\circ}\text{C}$ 。

参数	符号		最小值	典型值	最大值	单位
转换时间：CNV 上升沿至数据可用	t_{CONV}	●			2	μs
采集时间	t_{ACQ}	●	3			μs
转换间隔时间	t_{CYC}	●	5.0			μs
转换期间数据写入/读取	t_{DATA}	●			1.2	μs
CNV 脉冲宽度	t_{CNVH}	●	10			ns
SCK 周期	t_{SCK}	●	$t_{DSO} + 2$			ns
SCK 低电平时间	t_{SCKL}	●	11			ns
SCK 高电平时间	t_{SCKH}	●	11			ns
SCK 下降沿至数据仍然有效	t_{HSDO}	●	4			ns
SCK 下降沿至数据有效延迟时间	t_{DSO}					
VIO 高于 2.7 V		●			17	ns
VIO 高于 2.3 V		●			18	ns
VIO 高于 1.8 V		●			21	ns
CNV 低电平至 SDO MSB 有效	t_{EN}					
VIO 高于 2.7 V		●			22	ns
VIO 高于 2.3 V		●			25	ns
VIO 高于 1.8 V		●			28	ns
CNV 高电平或最后一个 SCK 下降沿至 SDO 高阻态	t_{DIS}				25	ns
CNV 低电平至 SCK 上升沿	t_{CLCLK}	●	10			ns
最后一个 SCLK 下降沿到 CNV 上升沿延迟	t_{QUIET}	●	40			ns
SCK 上升沿至 DIN 有效设置时间	t_{SDIN}	●	5			ns
SCK 上升沿至 DIN 有效保持时间	t_{HDIN}	●	5			ns




图 5. 数字接口时序的负载电路




图 6. 时序的逻辑电平

工作原理




图 7. ADC 简化电路图

电路结构

ZJC2103/5-16 是 8/4 通道切换、16 位、电荷再分配逐次逼近寄存器型模数转换器，每秒转换可达 250 k 样本。

ZJC2103/5-16 内置多通道、低功耗数据采集所需的组成部分，包括：16 位 SAR ADC；8/4 通道、多路选通器；内部低漂移基准电压源和缓冲器；温度传感器；可选的 1 阶低通滤波器；通道序列器。这些内部模块通过 14 位寄存器进行配置。转换数据由控制器通过 SPI 读取，可以在转换之后或转换期间读取，并且可以回读与转换相关的配置。

ZJC2103/5-16 的额定工作电压为 2.3 V 至 5.5 V，可以与 1.8 V 至 5 V 数字逻辑电平接口。两款器件采用 20 引脚、4 mm x 4 mm QFN 封装。

转换器操作

在图 25 显示了 ZJC2103/5-16 的简化电路图。容性 DAC 包含 2 个 16 位二进制加权电容阵列，并连接到比较器的两个输入端。在采集阶段，与比较器输入端相连的阵列端子通过 SWP 和 SWN 连接到 GND。当采集阶段完成且 CNV 输入出现上升沿时，就会启动转换阶段。当转换阶段开始时，SWP 和 SWN 首先断开。然后，两个电容阵列从输入端断开，并连接到 GND 输入端。比较器输入将按照二进制加权电压步进 ($V_{REF}/2^{A1}$ 、 $V_{REF}/2^{A2}$... $V_{REF}/2^{A15}$) 变化。控制逻辑从 MSB 开始切换这些开关，以便使比较器重新回到平衡状态。完成此过程后，器件返回采集阶段，而控制逻辑将产生 ADC 输出码和繁忙信号指示。ZJC2103/5-16 具有片上转换时钟，因此转换过程不需要串行时钟 SCK。

传递函数

输入配置为单端或单极性伪差分时（单端，COM 为参考地，或 INx-为参考地的伪差分对），码值输出为直接二进制制。




图 8. 单端或单极性伪差分时 ADC 理想传递函数

单端或单极性伪差分时输出码和理想输入电压：

描述	模拟输入 $V_{REF} = 5\text{ V}$	数字输出码 （十六进制）
正满量程 - 1 LSB	4.999924 V	0 x FFFF ³
中间电平 + 1 LSB	2.500076 V	0 x 8001
中间电平	2.5 V	0 x 8000
中间电平 - 1 LSB	2.499924 V	0 x 7FFF
负满量程 + 1 LSB	76.3 μV	0 x 0001
负满量程	0 V	0 x 0000 ⁴

³ 超量程模拟输入 ($V_{IN+} - V_{IN-}$ 高于 $V_{REF} - V_{GND}$) 对应的代码。

⁴ 这也是欠量程模拟输入 ($V_{IN+} - V_{IN-}$ 低于 V_{GND}) 对应的代码。

输入配置为双极性伪差分 (COM = $V_{REF}/2$ 或 $INX- = V_{REF}/2$ 的伪差分对), 码值输出为二进制补码。




图 9. 双极性伪差分 ADC 理想传递函数

双极性伪差分输出码和理想输入电压:

描述	模拟输入 $V_{REF} = 5\text{ V}$	数字输出码 (十六进制)
正满量程 - 1 LSB	+ 2.499924 V	0 x 7FFF ¹
中间电平 + 1 LSB	+76.3 μV	0 x 0001
中间电平	0 V	0 x 0000
中间电平 - 1 LSB	- 76.3 μV	0 x FFFF
负满量程 + 1 LSB	- 2.499924 V	0 x 8001
负满量程	- 2.5 V	0 x 8000 ²

¹ 这也是超量程模拟输入 ($V_{IN+} - V_{IN-}$ 高于 $+V_{REF}/2$) 对应的代码。

² 这也是欠量程模拟输入 ($V_{IN+} - V_{IN-}$ 低于 $-V_{REF}/2$) 对应的代码。

典型连接图

图 28 所示的例子为采用多个电源时 ZJC2103/5-16 的建议连接图。




图 10. 采用多路电源的应用电路

图 29 描述了 ZJC2103/5-16 输入结构的等效电路。




图 11. 两个二极管 D1 和 D2 为模拟输入提供 ESD 保护

注意，模拟输入信号的电压值不能比电源电压（VDD）高 0.3 V 以上。如果模拟输入信号的电压超过 $VDD + 0.3 V$ ，二极管将正偏并开始传导电流。如果输入驱动器的供电电压高于 VDD，则模拟输入信号的电压可能比电源电压高超过 0.3 V。这两个二极管 D1 和 D2 为模拟输入 IN+ 和 IN- 提供 ESD 保护。

在采集阶段，模拟输入（IN+）的阻抗可以看成是由 R_{IN} 和 C_{IN} 串联构成的网络与电容 C_{PIN} 的并联组合。 C_{PIN} 主要包括引脚电容。 R_{IN} 典型值为 700 Ω ，是由串联电阻与开关的导通电阻构成的集总元件。 C_{IN} 典型值为 30 pF，主要包括 ADC 采样电容。高源阻抗会显著影响交流特性，特别是谐波失真。THD 性能下降程度是源阻抗和模拟输入频率的函数。

R_{IN} 和 C_{IN} 构成一个低通滤波器，有助于限制输入噪声。在转换阶段，采样开关断开，输入阻抗仅包括 C_{PIN} 。当 ZJC2103/5-16 进行采集时， R_{IN} 与 C_{IN} 构成的单极低通滤波器可以通过寄存器位 CFG[6] 编程为全带宽或 1/4 带宽。请注意，使用该滤波器时，转换器吞吐速率也必须降低为 1/4。

转单端驱动器

对于使用单极性全差分模拟信号的应用，可以通过驱动运放为该器件提供单端输入，原理图见图 12。




图 12. 双运放实现全差分转单极性单端

双极性单端信号可以通过运放调理为单极性信号，再驱动 ADC 输入，原理图见图 13。




图 13. 双运放实现双极性单端转单极性单端

模拟输入配置

图 14 描述了利用配置寄存器 CFG[12:10]配置模拟输入的不同方法。详情请参见“配置寄存器，CFG”部分。

模拟输入可以配置为：

- 图 14A，单端输入，参考芯片地；CFG[12:10]=111。这种配置中，所有输入（IN[7:0]）的范围均为 GND 至 V_{REF} 。
- 图 14B，具有一个共模参考点的双极性伪差分， $COM = V_{REF}/2$ ；CFG[12:10]=010。COM 连接到参考地的单极性伪差分，CFG[12:10]=110。这种配置中，所有输入 IN[7:0]的范围均为 GND 至 V_{REF} 。
- 图 14C，负输入通道以 $V_{REF}/2$ 为参考的双极性伪差分对，CFG[12:10]=00X。负输入通道以参考地为参考的单极性伪差分对时，CFG[12:10]=10X。这些配置中，正输入通道的范围为 V_{GND} 至 V_{REF} 。负输入通道为以 $V_{REF}/2$ 为参考（双极性对）或 GND（单极性对）。正通道通过 CFG[9:7]配置。如果 CFG[9:7]为偶数，则使用 IN0、IN2、IN4 和 IN6。如果 CFG[9:7]为奇数，则使用 IN1、IN3、IN5 和 IN7,如图 14 C 括号中的通道所示。注意，对于序列器，正通道始终为 IN0、IN2、IN4 和 IN6。
- 图 14D，输入配置为以上配置的任何组合。




图 14. 多路复用模拟输入配置

内部基准电压源/温度传感器

精密内部基准电压源适合多数应用，可以设置为 2.5 V 或 4.096 V 输出。使能内部基准电压源时，REFIN 引脚上输出带隙电压，需要一个 0.1 μF 外部电容。REFIN 的电流输出有限，如果要驱动其它负载，需要后接一个适当的缓冲器。使能该基准电压源也会使能内部温度传感器，它测量内部温度，可用于系统校准。当使用温度传感器时，输出为参考 GND 引脚的直接二进制码。

内部基准电压典型温漂为 $\pm 10 \text{ ppm}/^\circ\text{C}$ 。如图 15 所示连接，以使用 2.5 V 或 4.096 V 内部基准电压源。




图 15. 2.5 V 或 4.096 V 内部基准电压源

外部基准电压源和内部缓冲器

为更高性能，外部基准电压源可以配合内部缓冲器使用，如图 16 所示。外部基准源连接到片内单位增益缓冲器输入引脚 REFIN，并在 REF 引脚上产生驱动输出。这是 ADC 转换使用的参考电压源。外部基准电压源配合内部缓冲器使用时，可以使能或禁用温度传感器。缓冲器使能后，增益为 1，最大容许电压必须小于或等于 $(VDD - 0.5 \text{ V})$ 。




图 16. 使用内部缓冲器的外部基准电压源

外部基准电压源

为了达到最高的性能或基准源电压，可以如图 17 所示将一个驱动后的低噪声外部基准电压源连到 REF 引脚。对于需要使用温度传感器的应用，内部基准电压源必须保持使能（可以禁用内部缓冲器）。




图 17. 关断内部缓冲器的外部基准电压源

对于高精度 ADC 应用场合，精密基准电压源是必不可少的器件。一般而言，对 16 位 ADC，基准源需要达到低初始误差，低噪声，低温漂目标。ZJC2103/5-16 基准电压 REF 具有动态输入阻抗，因此应利用低阻抗源驱动。REF 与 GND 引脚之间应有效去耦，如“布局布线”部分所述。图 18 给出了一个具体的基准源及驱动设计的例子。ZJR100X 系列高精度基准源芯片正好可以满足这些需求。




图 18. 外部基准电压源驱动

数字接口

ZJC2103/5-16 配有一个简单的 4 线 SPI 数字接口。该接口使用 CNV、DIN、SCK 和 SDO 信号，用于启动转换的 CNV 与回读时序无关。一个 14 位寄存器 CFG[13:0] 用于配置 ADC 的转换通道、基准电压源选择和其它元件，详情参见“配置寄存器，CFG”部分。当 CNV 为低电平时，读取码值和写入寄存器可以发生在转换阶段、采集阶段以及采集转换全程（采集加转换），详见以下各部分。CFG 字在前 14 个 SCK 上升沿更新，转换码值在前 15 个（繁忙模式，则为第 16 个）SCK 下降沿输出。如果使能了 CFG 回读，则还需要 14 个 SCK 下降沿以输出与转换码值相关的 CFG 字，CFG 的 MSB 接在转换码值的 D0 之后。

转换期间读取/写入

当在转换(n)期间执行读取/写入时，转换结果是上一次(n-1)转换的结果，写入 CFG 寄存器则是针对下一次(n+1)采集和转换。CNV 上升沿启动转换后，必须再变为低电平，以允许在转换期间执行读取/写入。读取/写入的截止时间为 t_{DATA} 。所需的 SCK 频率可通过下式计算：

$$f_{sck} \geq \frac{\text{Number_SCK_Edges}}{t_{DATA}}$$

t_{DATA} 和 t_{CNV} 之间的采集期间不应发生数字活动，否则可能导致噪声增加。

转换后读取/写入

CNV 变为低电平时，SDO 输出 MSB 位。剩余的码值数据位在随后的 SCK 下降沿逐位输出。在第 16 个 SCK 下降沿之后，或者当 CNV 变为高电平时（以最先出现者为准），SDO 返回高阻态。当在转换之后或采集阶段(n)读取/写入时，转换码值是上一次(n-1)转换的结果，写入寄存器则是为配置下一次(n+1)采集。

采集转换全程读取/写入

在采集转换全程执行读取/写入时，数据访问开始于当前采集(n)阶段，并延伸至转换(n)阶段。转换结果是上一次(n-1)转换的结果，写入 CFG 寄存器则是配置下一次(n+1)采集和转换。读取/写入的截止时间为 t_{DATA} 。

请注意，采集转换全程的数据访问要求 CNV 上升沿以启动新的转换，CNV 为高电平时不允许进行数据访问。因此，使用这种方法时，控制器必须执行两次突发数据访问。

配置寄存器 CFG

ZJC2103/5-16 利用一个 14 位配置寄存器 CFG[13:0] 配置输入、待转换通道、一阶滤波器带宽、基准电压源和通道序列器。CFG 寄存器通过前 14 个 SCK 上升沿锁存 DIN 上（MSB 优先）。

可以在转换期间、采集期间或采集转换全程写入该寄存器，寄存器更新则发生在转换结束时， t_{CONV} 最大值。写入 CFG 寄存器时总是存在一个深度延迟。请注意，上电时 CFG 寄存器未定义，需要两次空转换以更新寄存器。若要预加载 CFG 寄存器为默认设置，应使 DIN 处于高电平并保持两次转换的时间。这样，CFG[13:0] = 0x3FFF，此时，ZJC2103/5-16 的设置如下：

- IN[7:0] 单极性单端输入，以 GND 为参考
- 全带宽

- 禁用内部基准电压源/温度传感器，使能缓冲器
- 使能内部序列器
- 不回读 CFG 寄存器配置

13	12	11	10	9	8	7	6	5	4	3	2	1	0
CFG	INCC	INCC	INCC	INX	INX	INX	BW	REF	REF	REF	SEQ	SEQ	RB

配置寄存器描述：

位	名称	功能描述									
[13]	CFG	配置更新。 0 = 保持当前的配置设置。 1 = 覆盖寄存器的内容。									
[12 : 10]	INCC	配置输入通道。选择双极性伪差分，单极性伪差分，单极性差分对，单端或温度传感器。参见“输入配置”部分。									
		位 12	位 11	位 10	功能						
		0	0	X ¹	双极性伪差分对；INX 以 $IN- = V_{REF}/2 \pm 0.1 V$ 为参考。						
		0	1	0	双极性伪差分对；INX 以 $COM = V_{REF}/2 \pm 0.1 V$ 为参考。						
		0	1	1	温度传感器。						
		1	0	X	单极性伪差分对；INX 以 $IN- = GND \pm 0.1 V$ 为参考。						
		1	1	0	单极性伪差分对；INX 以 $COM = GND \pm 0.1 V$ 为参考。						
		1	1	1	单极性单端；INX 以 GND 为参考。						
[9 : 7]	INx	以二进制方式选择输入通道。									
		ZJC2103-16						ZJC2105-16			
		位 9	位 8	位 7	通道	位 9	位 8	位 7	通道		
		0	0	0	IN0	X	0	0	IN0		
		0	0	1	IN1	X	0	1	IN1		
		...	...	...	...	X	1	0	IN2		
		1	1	1	IN7	X	1	1	IN3		
		[6]	BW	选择低通滤波器的带宽。参见“可选低通滤波器”部分。 0 = 1/4 带宽，使用内部串联电阻限制模拟输入带宽，最高吞吐速率也必须降至 1/4。 1 = 全带宽。							
基准电压源/缓冲器选择。选择内部、外部或外部缓冲基准电压，使能或禁用片内温度传感器。参见“基准电压输出/输入”部分。											
[5 : 3]	REF	位 5	位 4	位 3	功能						
		0	0	0	内部基准电压源，REF = 2.5 V 输出。						
		0	0	1	内部基准电压源，REF = 4.096 V 输出。						
		0	1	0	外部基准电压源（REF 输入），使能温度传感器。禁用内部基准缓冲器。						
		0	1	1	外部基准电压源（REFIN 输入），使能温度传感器，使能内部基准缓冲器。						
		1	0	0	不能使用						
		1	0	1	不能使用						
		1	1	0	外部基准电压源（REF 输入），禁用内部基准源，禁用内部基准						

¹ X = 任意

					缓冲器，禁用温度传感器。
		1	1	1	外部基准电压源（REFIN 输入），禁用内部基准源，禁用温度传感器。使能内部基准缓冲器。
[2 : 1]	SEQ	通道序列器。允许以 IN0 到 INx 的方式扫描通道。参见“通道序列器”部分。			
		位 2	位 1	功能	
		0	0	禁用通道序列器。	
		0	1	通道序列扫描期间更新配置。	
		1	0	通道扫描 IN0 至 INx（由 CFG[9 : 7]设置），然后扫描温度。	
		1	1	通道扫描 IN0 至 INx（由 CFG[9 : 7]设置）。	
[0]	RB	回读 CFG 寄存器。			
		0 = 码值数据读取后接着回读当前配置。			
		1 = 码值数据读取后不回读配置内容。			

无繁忙指示的通用时序

图 19 为三种模式的时序：转换期间读取/写入(RDC)、转换后读取/写入(RAC)和采集转换全程读取/写入(RSC)。注意，在转换结束(EOC)时，必须使 CNV 为高电平，才能禁用繁忙指示。

数据访问时间为读取/写入时间 t_{DATA} 。如果没有在 EOC 之前写入完整的 CFG 字，则 CFG 字被丢弃，当前配置仍然有效。如果没有在 EOC 之前完全读出转换结果，则转换码值丢失，SDO 输出当前码值的 MSB。

当 CNV 在 EOC 之后变为低电平时，SDO 从高阻态变为 MSB。SCK 下降沿输出从 MSB - 1 开始的之后各个码值位。无论何种读取/写入模式，上电之后的前三次转换结果都是无意义的，因为有效 CFG 配置直到第 2 个 EOC 之后才生效，因而需要 2 次空转换。同样，如果状态机在上电状态期间写入 CFG（如 RDC 所示），则下一个阶段需要重新写入 CFG 寄存器。请注意，在阶段(n-1)写入 CFG 寄存器时，第一个有效数据出现在(n+1)阶段。




图 19. 无繁忙指示的通用接口时序

注：不回读 CFG 寄存器时 n = 16；回读 CFG 寄存器时 n = 30。

带繁忙指示的通用时序

图 20 为所有三种模式的时序：转换期间读取/写入(RDC)、转换后读取/写入(RAC)和采集转换全程读取/写入(RSC)。没有在 EOC 之前写入完整的 CFG 字，则 CFG 字被丢弃，当前配置仍然有效。转换结束时，如果 CNV 为低电平，则使能繁忙指示。此外，为正确产生繁忙指示，主机必须至少置位 17 个 SCK 下降沿才能使 SDO 返回高阻态，不然 SDO 上的最后一位仍然有效。与“无繁忙指示器的通用时序”部分所述的情况不同，如果没有在 EOC 之前完全读出转换结果码值，输出的最后一位仍然存在。如果此位为低电平，则无法产生繁忙信号指示，因为繁忙信号指示的产生需要高阻态或一个高到低的位转换。

无论何种读取/写入模式，上电之后的前三次转换结果码值都是无效的，因为有效 CFG 直到第 2 个 EOC 之后才出现，因而需要 2 次空转换。同样，如果状态机在上电状态期间写入 CFG（如 RDC 所示），则下一个阶段需要重新写入 CFG 寄存器。请注意，在阶段(n-1)写入 CFG 寄存器时，第一个有效数据出现在(n+1)阶段。




图 20. 带繁忙指示的通用接口时序

注：不回读 CFG 寄存器时 $n = 17$ ；回读 CFG 寄存器时 $n = 31$ 。

通道序列器

ZJC2103/5-16 的通道序列器可用于重复顺序扫描多个通道。确定序列的最后一个通道后，以单端或伪差分对的形式扫描模拟输入通道，还可以包括温度传感器。序列器必须从 IN0 开始，以 CFG[9:7] 所设置的 INx 结束。对于差分对通道，通道配对取决于 CFG[9:7] 中设置的最后一个通道。注意，在序列器模式下，差分对通道的正输入始终为偶数通道 (IN0、IN2、IN4、IN6)，负输入始终为奇数通道 (IN1、IN3、IN5、IN7)。

CFG[2:1] 用于使能序列器。CFG 寄存器更新生效后，在读出数据时 DIN 必须处于低电平，否则 CFG 寄存器会再次开始更新。请注意，以序列方式工作时，CFG 寄存器的某些位可以改变。然而，如果更改 CFG[11]（伪差分对或单端通道）或 CFG[9:7]（序列中的最后一个通道），序列将重新初始化，并在 CFG 寄存器更新后转换 IN0（或

IN0/IN1 差分对)。

图 21 详细显示了无繁忙指示序列器的三种模式的时序。也可以在使能繁忙指示的情况下使用序列器。

对于序列器操作，应在上电后的(n-1)阶段设置 CFG 寄存器。在阶段(n)，序列器设置生效并采集 IN0。第一个有效转换结果码值在阶段(n+1)可以读出。对 CFG[9:7]所设置的最后一个通道执行转换后，然后再次采集第一个通道 IN0。




图 21. 无繁忙指示的通用序列器时序

无繁忙指示的转换后读取/写入(RAC)

ZJC2103/5-16 和控制器的连接如图 22 所示，相应的时序如图 23 所示。

CNV 上升沿启动转换，强制 SDO 进入高阻态。启动转换后，无论 CNV 为何状态，转换都会执行到完成为止。CNV 在安全的数据传输时间 t_{DATA} 之前必须返回高电平，然后保持高电平到转换时间 t_{CONV} 之后，以免产生繁忙信号指示。

转换完成后，ZJC2103/5-16 进入采集阶段和待机状态。当控制器在 t_{CONV} （最大值）之后使 CNV 变为低电平时，SDO 输出码值的 MSB 位。如果需要，控制器此时可以开始发送 CFG 寄存器的 MSB，以便开始更新 CFG。在 CNV 为低电平期间，CFG 寄存器写入和数据回读均会发生。前 14 个 SCK 上升沿用于写入 CFG 寄存器值，前 15 个 SCK 下降沿从 MSB-1 开始逐位输出转换结果码值。必须写入所有 14 位 CFG[13:0]，否则就会忽略该值。此外，如果没有在 t_{DATA} 逝去之前回读 16 位转换结果码值，转换结果码值就会丢失。

在第 16 个（无繁忙指示）或第 30 个（带繁忙指示）SCK 下降沿之后，或者当 CNV 变为高电平时（以最先发生者为准），SDO 返回高阻态。如果使能了 CFG 寄存器回读，则会在转换码值的 LSB 之后以 MSB 优先方式回读与转换结果相关的 CFG 寄存器值。这时，总共需要 30 个 SCK 下降沿才能使 SDO 返回高阻态。




图 22. 无繁忙指示的连接图




图 23. RAC 无繁忙指示的串行接口时序

带繁忙指示的转换后读取/写入(RAC)

ZJC2103/5-16 和控制器的连接如图 24 所示，相应的时序如图 25 所示。

CNV 上升沿启动转换，强制 SDO 进入高阻态。启动转换后，无论 CNV 为何状态，转换都会执行到完成为止。CNV 在安全的数据传输时间 t_{DATA} 之前必须返回低电平，而且必须保持低电平到最大转换时间 t_{CONV} 之后，以产生繁忙信号指示。

转换完成后，ZJC2103/5-16 进入采集阶段和待机状态。SDO 从高阻态变为低电平状态（数据就绪），将 SDO 上拉到 VIO 后，SDO 可以用于中断控制器以开始数据传输。如果需要，控制器此时可以开始发送 CFG 寄存器的 MSB，以便开始更新 CFG。在 CNV 为低电平期间，CFG 寄存器写入和数据回读都会发生。前 14 个 SCK 上升沿用于写入 CFG 寄存器值，前 16 个 SCK 下降沿从 MSB 开始逐位输出转换结果码值。必须写入所有 14 位 CFG[13:0]，否则就会忽略该值。此外，如果没有在 t_{DATA} 逝去之前回读 16 位转换结果码值，转换结果码值就会丢失。

在第 17 个（无繁忙指示）或第 31 个（带繁忙指示）SCK 下降沿之后，或者当 CNV 变为高电平时（以最先发生者为准），SDO 返回高阻态。如果使能了 CFG 寄存器回读，则会在转换码值的 LSB 之后以 MSB 优先方式回读与转换结果相关的 CFG 寄存器值。这时，总共需要 31 个 SCK 下降沿才能使 SDO 返回高阻态。




图 24. 带繁忙指示的连接图




图 25. RAC 带繁忙指示的串行接口时序

布局布线

为了获得器件的最佳工作性能，建议使用良好的 PCB 布局习惯，包括：

- ZJC2103/5-16 印刷电路板建议采用模拟部分与数字部分分离设计，并各自限制在电路板的一定区域内。
- 避免在器件下方布设数字线路，否则会将噪声耦合至晶片，除非在 ZJC2103/5-16 下方铺一个接地层用作屏蔽。CNV 或时钟之类的快速开关信号不应靠近模拟信号路径。应避免数字信号与模拟信号交叠。
- 至少应使用一个接地层。数字和模拟部分可以共用或分割使用接地层。对于后一种情况，接地层应在 ZJC2103/5-16 下方连接。
- ZJC2103/5-16 的基准电压输入 REF 具有动态输入阻抗，应用 10 μF 左右陶瓷电容进行去耦，并使寄生电感最小。实现方法是将基准电压源的去耦陶瓷电容尽量靠近 REF 和 GND 引脚放置，并用较宽的低阻抗走线进行连接。
- ZJC2103/5-16 的电源 VDD 应通过 10 μF 和 100 nF 陶瓷电容并联去耦，尽量靠近 ZJC2103/5-16 放置，并用短而宽的走线连接，以提供低阻抗路径并减小电源线路上的噪声影响。

封装外形尺寸




图 26. QFN-20 封装尺寸图 (单位: 毫米)

采购信息

型号	分辨率	供电电压 (V)	工作温度范围	封装	外包装
ZJC2103-18ATPER	18	2.7 至 5.5	-40°C 至+85°C	QFN-20	卷盘
ZJC2105-18ATPER	18	2.7 至 5.5	-40°C 至+85°C	QFN-20	卷盘
ZJC2103-16ATPER	16	2.7 至 5.5	-40°C 至+85°C	QFN-20	卷盘
ZJC2105-16ATPER	16	2.7 至 5.5	-40°C 至+85°C	QFN-20	卷盘
ZJC2103-14ATPER	14	2.7 至 5.5	-40°C 至+85°C	QFN-20	卷盘

相关器件

型号	描述	注释
ADC		
ZJC2000	18 位 400 kSPS SAR ADC	真差分输入, MSOP-10 及 DFN-10 封装
ZJC2001	16 位 500 kSPS SAR ADC	真差分输入, MSOP-10 及 DFN-10 封装
ZJC2002	16 位 500 kSPS SAR ADC	单极性伪差分输入, MSOP-10 及 DFN-10 封装
ZJC2003	16 位 500 kSPS SAR ADC	双极性伪差分输入, MSOP-10 及 DFN-10 封装
ZJC2004	18 位 400 kSPS SAR ADC	单极性伪差分输入, MSOP-10 及 DFN-10 封装
ZJC2005	18 位 400 kSPS SAR ADC	双极性伪差分输入, MSOP-10 及 DFN-10 封装
ZJC2007	14 位 600 kSPS SAR ADC	单极性伪差分输入, MSOP-10 及 DFN-10 封装
ZJC2008	14 位 600 kSPS SAR ADC	双极性伪差分输入, MSOP-10 及 DFN-10 封装
放大器		
ZJA3000-1/2/4	单路、双路及四路 36V 精密连续信号处理运放	3 MHz 带宽, 35 μ V 最大失调电压, 0.5 μ V/°C 最大失调电压温漂, SOIC-8 / MS-8 / SOIC-14 / TSSOP-14 封装
ZJA3620	36 V 精密仪表放大器	CMRR 优于 90 dB ($G = 100$), 2 nA 最大输入电流, SOIC-8 封装
精密基准源		
ZJR1000	15 V 供电精密电压基准源	$V_{OUT} = 1.25 / 2.048 / 2.5 / 3 / 4.096 / 5$ V, 5 ppm/°C 最大温漂, SOIC-8 / MSOP-8 封装
ZJR1001	5.5 V 低功耗精密电压基准源 (带片外滤波功能)	$V_{OUT} = 2.5 / 3 / 4.096 / 5$ V, 5ppm/°C 最大温漂, SOT23-6 封装
ZJR1002	5.5 V 低功耗精密电压基准源	$V_{OUT} = 2.5 / 3 / 4.096 / 5$ V, 5ppm/°C 最大温漂, SOT23-6 封装
ZJR1003	5.5 V 低功耗精密电压基准源	$V_{OUT} = 2.5 / 3 / 4.096 / 5$ V, 5ppm/°C 最大温漂, SOIC-8 / MSOP-8 封装
DAC		
ZJC2541-18/16/14	18/16/14 位 1 MSPS 单通道精密 DAC	单极性输出, 上电输出 0 V, SOIC-8 封装
ZJC2542-18/16/14	18/16/14 位 1 MSPS 单通道精密 DAC	双极性输出, 上电输出 0 V, SOIC-14 封装
ZJC2543-18/16/14	18/16/14 位 1 MSPS 单通道精密 DAC	单极性输出, 上电输出 $V_{REF}/2$, SOIC-8 封装
ZJC2544-18/16/14	18/16/14 位 1 MSPS 单通道精密 DAC	双极性输出, 上电输出 $V_{REF}/2$, SOIC-14 封装